드 모르간의 법칙을 이용하면, 두 개의 NAND 게이트로 구성된 회로는 OR 게이트와 같습니다.

회로를 논리식으로 나타내면 다음과 같습니다:

A,B를 입력으로 했을 때, 첫 번째 NAND 게이트의 출력은  
\(\overline{AA} = \overline{A}\) 입니다.

C,D를 입력으로 했을 때, 두 번째 NAND 게이트의 출력은  
\(\overline{BB} = \overline{B}\)  입니다.

두 출력 \(\overline{A}\)와 \(\overline{B}\)가 세 번째 NAND 게이트의 입력으로 들어갑니다. 
최종 출력은 \(\overline{\overline{A} \cdot \overline{B}}\)가 됩니다.

드 모르간의 법칙을 적용하여 \(\overline{\overline{A} \cdot \overline{B}}\)를 간소화하면  
\(\overline{\overline{A}} + \overline{\overline{B}} = A+B\)가 됩니다.

A+B는 OR 게이트의 논리식입니다.